PLS Programmierbare Logik & Systeme unterstützt mit ihrem modularen Debug-, Test- und Systemanalysetool Universal Debug Engine® (UDE) ab sofort auch die offene und lizenzfreie RISC-V-Architektur sowie die Cyclone-V-FPGA-Familie von Intel.

Bei RISC-V handelt es sich um eine auf dem RISC-(Reduced Instruction Set Computer-)Designprinzip beruhende Befehlssatzarchitektur, die im Gegensatz zu anderen Architekturen dank der BSD-Lizensierung für alle Interessenten frei zugänglich ist. Bezüglich der Applikationsdomänen ist die RISC-V-Architektur sehr variabel einsetzbar. Halbleiterhersteller können ihre auf RISC-V basierenden Ein-Chip-Systeme (SoCs) in Wortebreiten von 32, 64 oder auch 128 Bit realisieren. Zudem lassen sich verschiedene Unterbefehlssätze implementieren, die beispielsweise spezielle Funktionen für eingebettete Systeme oder Integer-Arithmetik bieten.

Neben der generellen Befehlssatzunterstützung der RISC-V-Architektur für 32- und 64-Bit-Anwendungen bietet die UDE Anwendern eine Reihe weiterer praktischer Vorteile. So sind beispielsweise seitens der verfügbaren Compiler bzw. Assembler für RISC-V bezüglich der Registernamen zwei Aufrufkonventionen gebräuchlich: die Standard-Calling-Convention, bei der den Registernamen entweder „x“ oder „f“ vorangestellt wird, und die psABI mit symbolischen Namen. Beim Debugging von Applikationen mit der UDE stehen Entwicklern im Core-Register-Fenster beide Aufrufkonventionen zur Verfügung.

Als erstes reales Silizium unterstützt die UDE die High-Performance-MCU E31 von SiFive. Dieser Baustein implementiert den RV32IMAC-Befehlssatz (32 Bit, Integer Multiplication and Division Support, Atomic Mode und Compressed Mode). Für die schnelle und zuverlässige Debug-Kommunikation über JTAG zum E31 stehen Anwendern wahlweise die drei Geräte UAD2pro, UAD2next und UAD3+ der Universal Access Device-Familie von PLS zur Verfügung. Da der E31 mit der physischen und elektrischen Implementierung der Debug-Schnittstelle der Arm-Spezifikation mit 10 Pins folgt, kommt für die Verbindung zwischen den Geräten der UAD-Familie und dem E31 der universelle Arm-Adapter von PLS zum Einsatz. Auch eine galvanische Isolation der Debug-Schnittstelle des UAD ist optional verfügbar. Zu den weiteren derzeit von der UDE unterstützten Bausteinen mit implementierter RISC-V-Architektur zählen die GD32VF103-Familie von GigaDevice sowie das Ultra Low Power Multicore SoC GAP8 von Seeed.

Mit den drei Varianten Cyclone V SE, SX und ST von Intel wird durch die UDE zudem eine weitere FPGA-basierte Bausteinfamilie supportet. Alle genannten Bausteine bieten als sogenannte SoC FPGAs ein integriertes Hard Processor System (HPS) in Form eines Arm Cortex-A9 Single- oder Dual-Core-Prozessors an. Damit wird die Flexibilität der programmierbaren Logik eines FPGAs mit der Performance und dem Ecosystem der Arm-Applikationsprozessoren kombiniert. Die Cyclone V-Baureihe minimiert den Stromverbrauch und deckt mit den integrierbaren IP-Blöcken eine Vielzahl von Anwendungen in den Bereichen Industrial, Wireless, Broadcast und Consumer Electronics ab.

Die UDE unterstützt das Applikations-Debugging unter anderem mit umfangreichen Visualisierungsmöglichkeiten. Besonders anwenderfreundlich erweist sich in der Praxis auch der umfangreiche Support für die Dual Core-Varianten. So werden beispielsweise beide Kerne in einer einzigen Debug-Sitzung und innerhalb einer einzigen gemeinsamen Debugger-Instanz gesteuert. Außerdem stehen Entwicklern weitere hocheffiziente Multicore Debug-Funktionen wie Multicore Run Control für synchrones Stoppen und Starten und Multi Core Breakpoints, die in gemeinsam verwendetem Code benutzt werden können, zur Verfügung.

Über die PLS Programmierbare Logik & Systeme GmbH

Die PLS Programmierbare Logik & Systeme GmbH mit Sitz in Lauta (Deutschland) ist Hersteller des Debugger-, Test- und Trace-Frameworks Universal Debug Engine® (UDE). Dank ihrer innovativen Test- und Entwicklungswerkzeuge hat sich PLS seit der Firmengründung 1990 zu einem der Technologieführer auf dem Gebiet der eingebetteten Systeme entwickelt. Die UDE kombiniert leistungsfähige Möglichkeiten für das Debugging, den Test und die Analyse auf Systemebene mit effizienter und einfacher Bedienung. Die Zugangsgeräte UAD2pro, UAD2next und UAD3+ der Universal Access Device-Familie komplettieren die umfangreichen Debug-Funktionen der UDE und ermöglichen eine robuste, flexible und effiziente Kommunikation mit dem Zielsystem. Besuchen Sie unsere Website www.pls-mc.com und finden dort weiterführende Informationen über unser Unternehmen, unsere Produkte und unseren Service.

Firmenkontakt und Herausgeber der Meldung:

PLS Programmierbare Logik & Systeme GmbH
Straße der Freundschaft 92
02991 Lauta
Telefon: +49 (35722) 384-0
Telefax: +49 (35722) 384-69
http://www.pls-mc.com

Ansprechpartner:
Jens Braunes
Technologiepark
Telefon: +49 (35722) 384-0
Fax: +49 (35722) 384-69
E-Mail: jens.braunes@pls-mc.com
Werner W. Wiesmeier
3W Media & Marketing Consulting
Telefon: +49 (8761) 759203
Fax: +49 (8761) 759201
E-Mail: werner.wiesmeier@online.de
Für die oben stehende Pressemitteilung ist allein der jeweils angegebene Herausgeber (siehe Firmenkontakt oben) verantwortlich. Dieser ist in der Regel auch Urheber des Pressetextes, sowie der angehängten Bild-, Ton-, Video-, Medien- und Informationsmaterialien. Die United News Network GmbH übernimmt keine Haftung für die Korrektheit oder Vollständigkeit der dargestellten Meldung. Auch bei Übertragungsfehlern oder anderen Störungen haftet sie nur im Fall von Vorsatz oder grober Fahrlässigkeit. Die Nutzung von hier archivierten Informationen zur Eigeninformation und redaktionellen Weiterverarbeitung ist in der Regel kostenfrei. Bitte klären Sie vor einer Weiterverwendung urheberrechtliche Fragen mit dem angegebenen Herausgeber. Eine systematische Speicherung dieser Daten sowie die Verwendung auch von Teilen dieses Datenbankwerks sind nur mit schriftlicher Genehmigung durch die United News Network GmbH gestattet.

counterpixel